

# ELEMENTI ANALIZE LOGIČKIH KOLA




Katedra za elektroniku  
prof dr Lazar Saranovac

Digitalna elektronika 1 - 2021/22

1

1

## APSTRAKTNA LOGIČKA KOLA




$$A \in \{0,1\}$$

$$B \in \{0,1\}$$

A i B su promenljive, nisu signali

$$B = \bar{A}$$

Ne postoji dimenzija vremena



**NIJE MOGUĆE U REALNOSTI**



Katedra za elektroniku  
prof dr Lazar Saranovac

Digitalna elektronika 1 - 2021/22

2

2

1

## REALNA LOGIČKA KOLA





a je signal koji logičko kolo tumači, shvata, kao logičku jedinicu ili nuli

b je signal koji logičko kolo generiše, postavlja, daje kao logičku jedinicu ili nuli

Logička funkcija kola je  $B = \bar{A}$  gde je B logičko stanje signala b i A logičko stanje signala a

Funkcija kola je  $b = f(a)$  i po pravilu je nelinerana



Indeks  $i$  – input, ulaz, fizička veličina na ulazu koja nosi informaciju o logičkim nulama i jedinicama

Indeks  $o$  – output, izlaz, fizička veličina na izlazu koja nosi informaciju o logičkim nulama i jedinicama

Signal ne može trenutno da promeni svoje stanje.

Mora da prođe sve vrednosti između dva stanja, makar smatrali da je taj vremenski interval beskonačno kratak.

Signal je fizička veličina koja nosi informacije.



Analiza logičkih kola se odnosi na analizu

Statičkih karakteristika

Dinamičkih karakteristika

### Statičke karakteristike

Kako se logičko kolo ponaša za različite nivoje ulaznih signala.

Ne postoji vremenska dimenzija prilikom analize.

$$b = f(a)$$

### Dinamičke karakteristike


Kako se kolo ponaša u vremenskom domenu kada se ulazni signali menjaju.

Kakva je vremenska zavisnost izlaznih signala u odnosu na promenu ulaznih signala.


$$b(t) = f(a(t))$$



Energija za rad logičkog kola - napajanje



Energiju za rad kolo dobija iz izvora za napajanje E, što i jeste najčešće naponski izvor.



Napajanje se najčešće označava sa  $V_{CC}$  kod logičkih kola sa bipolarnim tranzistorima, odnosno  $V_{DD}$  kod logičkih kola sa MOS tranzistorima.

Fizička veličina koja nosi informaciju o logičkim nulama i jedinicama je takođe najčešće napon, razlika potencijala.


Zbog toga se jedan kraj izvora za napajanje proglašava referentnim, nultim, potencijalom u odnosu na koji se sve „meri“.

Najčešće je to negativan kraj izvora za napajanje, odnosno logička kola se „napajaju pozitivnim naponima“.

Taj referentni potencijal naziva se digitalnom masom DGND i označen je simbolom, retko se stavlja naziv.



Masa



Spajanje logičkih kola između sebe i na izvor za napajanje se izvodi „žicama“ (metalnim linijama na štampanoj ploči, metalnim linijama unutar integriranog kola, ...) koje nisu idealne, i koje imaju otpornosti, i parazitne efekte u sebi i prema okolini, parazitne kapacitivnosti i induktivnosti.

$$a_2(t) = b_1(t) - Z_p i_{DGND}(t) \quad Z_p \text{ mora da bude što manje}$$


Sa ovog aspekta u literaturi postoji definicija: **Masa je povratni put signala.**

I kao svaka „putanja - put“ da ne bi došlo do degradacije treba da je „što kraća“, „sa što manje rupa i uskih grla“ - što manja otpornost i parazitni efekti.




Decoupling capacitors

Kondenzatori za blokadu



Rad kola 2 utiče i na napajanje kola 1.

Primer



$$V_{CC1}(t_0^-) = \frac{1000}{1001} V_{CC}$$

$$V_{CC1}(t_0^+) = \frac{1}{2} V_{CC}$$

$t_0^-$  neposredno pre trenutka  $t_0$

$t_0^+$  neposredno posle trenutka  $t_0$



Katedra za elektroniku  
prof dr Lazar Saranovac


Digitalna elektronika 1 - 2021/22

7

7

Decoupling capacitors

Kondenzatori za blokadu



$$V_{CC1}(t_0^-) = \frac{1000}{1001} V_{CC}$$


$$V_{CC1}(t_0^+) = \frac{1000}{1001} V_{CC}$$

Kada se ponovo potrošač vrati na 1000R, kondenzator će se dopuniti iz izvora za napajanje. „Privremena baterija“

Od „svoje potrošnje“ - Transient load  $C_{TL}$

Od šuma koji je posledica rada drugih kola i smetnji - Noise  $C_N$

Isti efekat – jedan kondenzator uz svako kolo



Najčešći dekapling kondenzator uz logička kola je keramički, vrednosti 100nF.

Većina digitalnih sistema ne bi ispravno radila da ne postoje ovi kondenzatori. Česta greška mlađih inženjera jeste da ih ne postave, ili ne postave na odgovarajuća mesta, uz samo napajanje čipova. Linije između logičkog kola i dekapling kondenzatora treba da su što kraće zbog parazitnih efekata



Katedra za elektroniku  
prof dr Lazar Saranovac

Digitalna elektronika 1 - 2021/22

8

8


4

## Model realnog logičkog kola

Model logičkog kola je **unilateralan**, odnosno da postoji samo prenos signala od ulaza do izlaza.

Nema povratne sprege.

Sam model je predstavljen modelom četvoropola:



$Vi$  - ulazni napon,

$Vo$  - izlazni napon,

$Ii$  - ulazna struja

$Io$  - izlazna struja

$Zi$  - nelinearna ulazna impedansa,


$Zo$  - nelinearna izlazna impedansa

$f(Vi)$  - zavisni naponski izvor; zavisi od ulaznog napona



## Statičke karakteristike logičkog kola


Kod analize statičkih karakteristika logičkih kola eliminiše se uticaj vremena, odnosno promene signala. „Eksperiment“, analiza, se izvodi tako što se na ulaz logičkog kola doveđe odgovarajući napon, sačeka se ili se smatra da su sve prelazne pojave završene i snimaju ili računaju potrebiti statički parametri. Pri ovoj analizi, pored logičke funkcije koju kolu obavlja, praktično je najbitnija prenosna karakteristika (karakteristika prenosa – transfer characteristics), pošto iz nje može da se proceni „kvalitet“ logičkog kola.



Raspodela naponskih nivoa

Pozitivna logika – viši naponski nivoi odgovaraju logičkoj jedinici a niži logičkoj nuli

U digitalnom sistemu verovatnoća pojave logičkih jedinica i nula je jednaka



Nemoguće za realizaciju

$$\text{Ako je napon na ulazu u logičko kola } \frac{V_{CC}}{2} - \Delta L \leq V_i \leq \frac{V_{CC}}{2} + \Delta H$$

Neko logičko kolo će ga shvatiti kao logičku jedinicu, neko kao logičku nulu i daće odgovarajuće napone na izlazu. Ali isto tako neko logičko kolo će na izlazu dati napon iz istog ovog opsega.



Analizu logičkih kola mi radimo na tipičnom predstavniku familije. Međutim u proizvodnji je nemoguće postići da sva logička kola koja su šematski identična i imaju identične karakteristike. U tom slučaju analiza ide u dva koraka

Odrede se ovi opsezi na tipičnom predstavniku

Prouči se uticaj parametara na ove opsege i metodom najgoreg slučaja odrede inženjerske granice.

$$V_{IL} = \frac{V_{CC}}{2} - \Delta L \quad L - \text{Low} - \text{maksimalan napon koji logičko kolo još uvek prepoznaće kao logičku nulu}$$

$$V_{IH} = \frac{V_{CC}}{2} + \Delta H \quad H - \text{High} - \text{minimalan napon koji logičko kolo još uvek prepoznaće kao logičku jedinicu}$$


Katalog – Data sheet – karakteristike daje proizvođač komponente logičkog kola

	Min	Typ	Max	Units
$V_{IL}$			0.8	V
$V_{IH}$	2			V

Uočiti da  $\Delta L$  i  $\Delta H$  ne moraju biti pozitivni odnosno da je uvek  $V_{IH}$  veće od polovine napona napajanja a  $V_{IL}$  uvek manje. Česta situacija kod logičkih kola sa bipolarnim tranzistorima je da je  $V_{IH}$  manje od polovine napona napajanja.




## Održanje naponskih nivoa



Prilikom povezivanja izlaz jednog logičkog kola biće ulaz u naredno logičko kolo. U većini logičkih familija, logičko kolo nije sposobno da na izlazu za logičku nulu da napon 0V niti za logičku jedinicu napon Vcc. Prema tome za realnu analizu signala u digitalnom sistemu je bitno koji naponi mogu da se u „normalnom“ radu pojave na izlazima, ulazima, u logička kola.

$V_{OL}$  (output low) - nominalni napon logičke nule, i predstavlja minimalna napon koje logičko kolo u radnom režim može da postavi na izlaz.

$V_{OH}$  (output high) - nominalni napon logičke jedinice, i predstavlja maksimalan napon koje logičko kolo u radnom režimu može postavi na izlaz.



## Robusnost

Iz prethodnog izlaganja je jasno da ako kolo na svom izlazu daje napon  $V_{OL}$ , u toku signala do narednog kola može da se dozvoli pojava smetnja koja će promeniti nivo signala maksimalno do  $V_{IL}$ . Maksimalan nivo smetnji je  $V_{IL}-V_{OL}$  i naziva se marginom šuma logičke nule. Isto tako da ako kolo na svom izlazu daje napon  $V_{OH}$ , u toku signala do narednog kola može da se dozvoli pojava smetnja koja će promeniti nivo signala minimalno do  $V_{IH}$ . Maksimalan nivo smetnji je  $V_{OH}-V_{IH}$  i naziva se marginom šuma logičke jedinice.

$$NM_L = V_{IL} - V_{OL}$$

$$NM_H = V_{OH} - V_{IH}$$

NM – noise margin

### Inženjerski


$$NM = \min(NM_L, NM_H) \text{ za kolo, ne prepostavljajući šta je na izlazu}$$

Odnosno, na primer, u slučaju  $NM_H=2V$  i  $NM_L=1V \Rightarrow NM=1V$ .

Sa druge strane evidentno je da  $NM_L+NM_H \leq V_{CC}$ , što predstavlja na primer i proveru prilikom izrade ispitnih zadataka.



## Karakteristika prenosa logičkog kola




Grafički prikaz  $f(V_i)$



Merenje, analizu, radimo tako što ulazni napon  $V_i$  menjamo od 0V do  $V_{CC}$ , i posmatramo izlazni napon  $V_o$  u statičkom stanju kada su sve prelazne pojave završene. Da bi eliminisali uticaj izlazne nelinearne impedanse  $Z_o$ , smatrano da kolo nije opterećeno, odnosno na njegov izlazu ništa nije priključeno, odnosno struja  $I_o=0$ . Posle čemo posmatrati uticaj te struje na izlazni napon.



Neinvertujuća



Invertujuća




Ovo mora biti zadržano koliko god bilo kola u lancu. Da bi to bilo u šrafiranim oblastima

$$|a| = \left| \frac{dV_o}{dV_i} \right| \leq 1$$



### „Dobra“ karakteristika




Znači dobra karakteristika prenosa ima tri oblasti.


1. Oblast logičke nule sa malim pojačanjem, manjim od jedan
2. Prelaznu zonu koja treba da je što uža i treba da obezbedi prelaz sa logičke nule na logičku jedinicu. Kako ova zona treba da bude što uža (robustnost, margine šuma) očigledno je da pojačanje u ovoj zoni treba da je što veće, puno veće od jedan.
3. Oblast logičke jedinice sa malim pojačanjem, manjim od jedan.



### Neinvertujuća





### Invertujuća



Crvene tačke – održanje naponskih nivoa



Određivanje karakterističnih tačaka sa karakteristikama prenosa



H –  $V_{OL}$ ,  $V_{OH}$

L –  $V_{OH}$ ,  $V_{OL}$



Katedra za elektroniku  
prof dr Lazar Saranovac


Digitalna elektronika 1 - 2021/22

19


19

Uočiti

Invertujuća



Neinvertujuća



Katedra za elektroniku  
prof dr Lazar Saranovac


Digitalna elektronika 1 - 2021/22

20

20

10


Značaj tačke M



### REGENERABILNOST

$V_M$  – prag odlučivanja logičkog kola

Za još više logičkih kola u lancu krajnji rezultat bi bio tačke  $V_{OH}$  i  $V_{OL}$



Zbog osobine regenerabilnosti logičkih kola smemo dozvoliti smetnje koje su i veće nego što smo prethodno definisali. Praktično smetnja, ako se pojavljuje samo u jednoj tački, sme da poremeti nivo praktično do napona  $V_M$  pošto će se naponski nivoi regenerisati. U tom slučaju možemo da definišemo marginu šuma za jednostrukе izvore šuma (SS – single source) kao

$$NM_{LSS} = V_M - V_{OL}$$

$$NM_{HSS} = V_{OH} - V_M$$


Međutim, u realnom radu ne možemo očekivati da će se smetnje pojavljivati samo u jednoj tački. Odnosno ostaje pitanje kako odrediti napone  $V_{IL}$  i  $V_{IH}$  ako dozvolimo da se smetnje mogu pojavljivati u više tačaka u kolu.



Izlaz neopterećenog logičkog kola dat je funkcijom prenosa, odnosno prenosnom karakteristikom

$$V_o = f(V_i)$$


i predstavlja ulaz u neko naredno logičko kolo.



$$V_{o1} = f(V_{i1} + n)$$

$$V_{o1} = f(V_{i1} + n) = f(V_{i1}) + n \frac{dV_o}{dV_i} + n^2 \frac{d^2V_o}{dV_i^2} + \dots$$


$$V_{o1} = f(V_{i1} + n) = f(V_{i1}) + n \frac{dV_o}{dV_i} = f(V_{i1}) + na$$



Definicija margina šuma ostaje ista kao na početku, ali ćemo ih sada zvati marginama šuma za višestruke izvore šuma (MS – multiple source)

$$NM_{LMS} = V_{IL} - V_{OL}$$

$$NM_{HMS} = V_{OH} - V_{IH}$$




$$V_{OLu} < V_{IL}$$


$$V_{OHu} > V_{IH}$$



Često pogrešno shvaćeno



U bilo kojoj tački, koliko god puta,  
može da se pojavi šum amplitude  
NM i biće potisnut



### Strujni kapacitet logičkog kola

Napon na izlazu logičkog kola se neće menjati samo zbog promene ulaznog napona.


$V_{OHmin}$  i  $V_{OLmax}$ .

U određivanju ovih vrednosti, radi upotrebe logičkih kola u realnom svetu, treba uzeti u obzir varijacije parametara komponenti koje čine logičko kolo ali isto tako ne treba zaboraviti struje (koje smo do sada zanemarivali posmatrajući neopterećeno logičko kolo) koje će u realnom svetu postojati i na ulazu i na izlazu kola. Stvarni napon na izlazu logičkog kola je

$$V_o^{stvarno} = V_o^{po fukciji prenosa} + Z_o I_o$$

Dolazi do porasta napona logičke nule, kao i do pada napona logičke jedinice.





Nije nam cilj, niti nam treba da odredimo nelinearne impedanze  $Z_i$  i  $Z_o$

$$V_{il} \rightarrow \boxed{1} \xrightarrow{V_{o1}} V_{i2} \xleftarrow{I_{o1}} \boxed{2} \xrightarrow{V_{o2}} V_{il}$$


Znači, u statičkom režimu, čemo menjati napon na ulazu koji odgovara naponu logičke nule i posmatrati najgori slučaj, odnosno kada je struja najveća i odrediti  $I_{ILmax}$ . Opseg napona koji čemo dovoditi je  $V_{OL}$  do  $V_{IL}$ . Ali uzimajući u obzir i mogućnost pojave šuma u stvari čemo testirati ulaznu struju u opsegu 0 do  $V_{IL}$ . Isto to čemo uraditi i za napon logičke jedinice na ulazu. Menjaćemo napon od  $V_{CC}$  do  $V_{IH}$  i za najgori slučaj, najveću struju odrediti  $I_{IHmax}$ . Normalno mi to radimo za tipičnog predstavnika familije i nominalne parametre.



PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
$I_{IH}$	$V_{CC} = 5.5 \text{ V}, V_I = 2.7 \text{ V}$			20	$\mu\text{A}$
$I_{IL}$	$V_{CC} = 5.5 \text{ V}, V_I = 0.4 \text{ V}$			-0.1	$\text{mA}$

Često uslovi testiranja kod proizvođača i naši nisu identični. Na primer za ovo kolo proizvođač nije za merenje ulazne struje  $I_{IL}$  doveo napon  $V_{IL}$ . Radije je doveo napon  $V_{OLmax}$  smatrajući da to bolje odsljikava realnu upotrebu logičkog kola. Znači neko prethodno logičko kolo koje je svojim naponom i prouzrokovalo ovu struju na ulazu, u normalnom režimu rada logičke nule na izlazu i neće dati veći napon nego  $V_{OLmax}$ . Slično je i za  $I_{IH}$ . Međutim opet se vraćamo na činjenicu da nama ove informacije, za sada, više trebaju radi upoređenja različitih familija logičkih kola. Pri čemu uvek moramo biti svesni, kao inženjeri, šta te informacije znače, odnosno šta dobijamo kao informacije od proizvođača





Kada bi trebala da je logička jedinica na izlazu, **standardno** logičko kolo “daje” struju,

Zbog referentnog smera, izlazna struja će biti negativna.

I zbog nje dolazi do pada napona logičke jedinice



Kada bi trebalo da je logička nula na izlazu, **standardno** logičko kolo “prima” struju.

Zbog referentnog smera, izlazna struja će biti pozitivna.

I zbog nje dolazi do porasta napona logičke nule.

Standardno – na primer postoje kola koja su uvek izvor struje



Za određivanje realnih maksimalnih vrednosti ovih struja, čestu ulogu ima i koju disipaciju kolo može da “trpi”.

Na primer za napon logičke nule na izlazu disipacija na kolu koja potiče od izlazne struje je  $P = V_{OL}I_{OL}$ , a za napon logičke jedinice na izlazu kola disipacija na kolu koja potiče od izlazne struje je  $P = (V_{CC} - V_{OH})(-I_{OH})$ .

Nemojte da vas zbuni ovaj minus. Posledica je neslaganja referentnog i pravog smera struje.

I isto tako ne smemo dozvoliti da napon logičke jedinice na izlazu kola padne do  $V_{IH}$  odnosno da napon logičke nule ode  $V_{IL}$ . Sada se povezuju pojmovi

$$V_{OH\min} <-> I_{OH\max}$$

$$V_{OL\max} <-> I_{OL\max}$$

sa koje god strane gledali. Na primer ako smo definisali koliko želimo da bude  $V_{OH\min}$  odredićemo koliko je  $I_{OH\max}$  da bi naš kriterijum bio zadovoljen. Ili ako smo na primer zbog disipacije definisali  $I_{OH\max}$  videćemo i izračunati koliko je  $V_{OH\min}$ .

Pri ovoj analizi na ulaz logičkog kola postavljamo napone tako da dobijemo najgori slučaj. Odnosno **minimalno**  $I_{OH\max}$ .




Kako to izgleda u datasheet-u

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
$V_{OH}$	$VCC = 4.5 \text{ V to } 5.5 \text{ V}, I_{OH} = -0.4 \text{ mA}$	$VCC - 2$	$VCC - 2$		V
$V_{OL}$	$VCC = 4.5 \text{ V } I_{OL} = 4 \text{ mA}$		0.25	0.4	V

PARAMETER	MIN	TYP	MAX	UNIT
$I_{OH}$ High-level output current			-0.4	mA
$I_{OL}$ Low-level output current			4	mA



Faktor grananja



N se naziva faktorom grananja logičkog kola i određivan je na sledeći način:

$$N_L = \frac{|I_{OLmax}|}{|I_{ILmax}|}$$

$$N_H = \frac{|I_{OHmax}|}{|I_{IHmax}|}$$

$$N = \min(N_L, N_H)$$



## Logički trud - logical effort


Danas, za savremena logička kola realizovana u MOS tehnologiji dominantniji su elementi u povezivanju koji utiču na **dinamički režim rada kola**, odnosno na njegovu brzinu rada. Pojam koji se pojavljuje jeste logical effort. Logički trud u najboljem prevodu. Evo nekih definicija u originalu, a na odgovarajućem mestu kada budemo analizirali ta logička kola ćemo diskutovati o tome.

The logical effort of a logic gate is defined as the number of times worse it is at delivering output current than would be an inverter with identical input capacitance.

The logical effort of a logic gate is defined as the ratio of its input capacitance to that of an inverter that delivers equal output current.



## Idealno logičko kolo



$$V_{OH} = V_{cc}$$

$$V_{OL} = 0$$


$$V_{IL} = V_{IH} = V_M = V_{cc}/2$$

$$I_{IL} = I_{IH} = 0$$


$$I_{OL} = |I_{OH}| = \infty$$



### Dinamičke karakteristike logičkog kola




Neke definicije



Promena signala je između niskog nivoa,  $V_{OL}$ , i visokog nivoa,  $V_{OH}$ . Amplituda promene je  $A = V_{OH} - V_{OL}$ .


Sledeće dve tačke od interesa su  $V_{OL} + 10\%A$  i  $V_{OL} + 90\%A$ .



Principski  $t_r$  različito od  $t_f$

Vreme koje usponska ivica provede između ove dve tačke naziva se vremenom uspona, trajanjem usponske ivice, rise time i obeležava se sa  $t_r$ .


Vreme koje nisponska ivica provede između ove dve tačke naziva se vremenom pada, trajanjem nisponske ivice, fall time i obeležava se sa  $t_f$ .



$T$  - period

$T_I$  – trajanje impulsa


$T_P$  – trajanje pauze



$t_{pHL}$  – kašnjenje silazne ivice

$p$  – propagation

HL - promena sa high na low



$t_{pLH}$  - kašnjenje uzlazne ivice

Principski  $t_{pHL}$  nije jednako  $t_{pLH}$ .



U svrhu poređenja različitih logičkih kola uvećemo pojam srednjeg kašnjenja  $t_p$

$$t_p = \frac{t_{pLH} + t_{pHL}}{2}$$

Jasno je da ćemo se sa stanovišta inženjerstva truditi da vremena  $t_{pHL}$  i  $t_{pLH}$  budu što je manja moguća i približno jednaka. Primena kaže, pošto ne znamo kakva će se promena dešavati da izlazni signal moramo da „sačekamo“ uzimajući u obzir kašnjenje

$$t_p = \max(t_{pLH}, t_{pHL})$$

Uočiti da nejednakost kašnjenja u izlaznom signalu izaziva i promene trajanja impulsa i pauze.



Jasno je da će postojati vreme uspona i pada i na izlaznom signalu i principski su različiti od vremena uspona i pada na ulaznom signala. Međutim samo merenjem vremena usponske i silazne ivice na izlaznom signalu neće nam dati informaciju koliko je uticaj samog kola. Isto tako i neidealna usponska ili silazna ivica na ulaznom signalu utiče na izmereno kašnjenje kola. Zbog toga se pribegava aproksimativnim formulama

Kašnjenje silazne ivice, (u slučaju invertora)

$$t_{pHL} = \sqrt{t_{pHL0}^2 + \left(\frac{t_r}{2}\right)^2}$$

$t_{pHL}$  – izmereno

$t_r$  – izmereno na ulaznom signalu

$t_{pHL0}$  – kašnjenje koje potiče od samog kola, i to računamo

Ista, slična formula, se koristi i za kašnjenje uzlazne ivice

$$t_{pLH} = \sqrt{t_{pLH0}^2 + \left(\frac{t_f}{2}\right)^2}$$



Za trajanje silazne ivice na izlaznom signalu

$$t_{fout} = \sqrt{t_{fout0}^2 + (t_r)^2}$$

$t_{fout}$  – izmereno

$t_r$  – izmereno na ulaznom signalu


$t_{fout0}$  – trajanje silazne ivice koje potiče od samog kola, i to računamo

Ista, slična formula, se koristi za trajanje uzlazne ivice na izlaznom signalu



$$t_{rout} = \sqrt{t_{rout0}^2 + (t_f)^2}$$



Da bi posmatrali samo uticaj logičkog kola na ulaz čemo dovoditi idealan signal



Odziv realnog kola sa jednim akumulativnim elementom




„Prirodna“ jednačina za vezu usaglašenih napona i struja na kondenzatoru C je

$$i_C(t) = \frac{du_C(t)}{dt}$$

Direktno nam ova jednačina kaže:

Da bi se napon na kondenzatoru trenutno promenio potrebna je beskonačno velika struja,

Ako postoji struja kroz kondenzator biće i promene napona na njemu.



$$i_C(t) = i_R(t)$$

$$i_R(t) = \frac{u_i(t) - u_o(t)}{R}$$



Smatrajmo da je pre trenutka  $t_0$  stanje napona na ulaz  $U_0$ , „beskonačno“ trajalo. Intuitivno, ako bi napona na kondenzatoru bio manji od napona  $U_0$  postojala bi struja kroz kondenzator i on bi se punio i nekom trenutku bi možda i postao veći od napona  $U_0$ . A ako bi napon na kondenzatoru bio veći od napona  $U_0$  postojala bi struja kroz kondenzator suprotnog smera i on bi se praznio, pa bi u nekom trenutku možda bio i manji od napona  $U_0$ . Međutim bez obzira na smer promene u nekom trenutku napon na kondenzatoru može postati jednak  $U_0$ . U tom trenutku važi

$$\lim_{u_C(t) \rightarrow U_0} i_R(t) = \lim_{u_C(t) \rightarrow U_0} i_C(t) = \lim_{u_C(t) \rightarrow U_0} \frac{u_C(t) - u_o(t)}{R} = \lim_{u_C(t) \rightarrow U_0} \frac{u_C(t) - U_0}{R} = 0$$

odnosno struja kroz kondenzator postaje jednaka nuli, a tada važi

$$i_C(t) = 0 \Rightarrow \frac{du_C(t)}{dt} = 0 \Rightarrow u_C(t) = \text{const}$$

Znači ako je vreme pre trenutka  $t_0$  dovoljno dugo trajalo (beskonačno) kolo će ući u stacionarno stanje u kome nema više promena i karakterisano je

$$i_C(t) = 0, \quad u_C(t) = \text{const}$$



$$u_i(t) - u_R(t) - u_C(t) = 0$$


$$i_R(t) = i_C(t)$$

$$u_R(t) + u_C(t) = u_i(t)$$

$$R i_R(t) + u_C(t) = u_i(t)$$

$$R i_C(t) + u_C(t) = u_i(t)$$

$$RC \frac{du_C(t)}{dt} + u_C(t) = u_i(t)$$



$$u_i(t) = (U - U_0)h(t - t_0) + U_0$$

gde je  $h(t)$  Heavisajdova funkcija. Kako je

$$u_o(t) = u_C(t)$$

$$RC \frac{du_o(t)}{dt} + u_o(t) = u_i(t)$$




$$RC \frac{du_o(t)}{dt} + u_o(t) = u_i(t)$$

Opšte rešenje                        za  $t \geq t_0$                           $u_o(t) = K_1 e^{-\frac{t-t_0}{\tau}} + K_2$

Gde je  $\tau = RC$  i naziva se vremenskom konstantom kola. Imena dimenziju vremena i konstantna je za ovo kolo. U opštem slučaju kola sa jednim kondenzatorom ova vremenska konstanta se dobija kao proizvod kapacitivnosti  $C$  i otpornosti koju ta kapacitivnost vidi kada se nezavisni naponski izvori (unutrašnja otpornost jednaka nuli) u kolu kratko spoje a nezavisni strujni izvori (unutrašnja otpornost jednaka beskonačnosti) izbacite iz kola. Zavisni izvori ostaju takvi kakvi jesu u kolu.



Uočimo da naše kolo sa slike koje analiziramo može da predstavlja i bilo koje drugo složeno kolo sa jednim kondenzatorom, gde je ostatak kola u odnosu na kondenzator zamenjen po Tevenenovoj teoremi.



Ostaje da odredimo konstante  $K_1$  i  $K_2$ . One se određuju iz početnih uslova. Kako smo ustanovili da je u trenutku  $t_0$  napon na kondenzatoru  $U_0$  i iz opšteg rešenja

$$u_o(t_0) = K_1 e^{-\frac{t_0-t_0}{\tau}} + K_2 = K_1 + K_2$$

Onda je

$$K_1 + K_2 = U_0$$

Isto tako iz diferencijalne jednačine kola

$$RC \frac{du_o(t)}{dt} + u_o(t) = u_i(t) \Rightarrow \frac{du_o(t)}{dt} = \frac{u_i(t) - u_o(t)}{RC} \Rightarrow \frac{du_o(t_0)}{dt} = \frac{u_i(t_0) - u_o(t_0)}{RC} \Rightarrow \frac{du_o(t_0)}{dt} = \frac{U - U_o}{\tau}$$

a iz opšteg rešenja

$$\frac{du_o(t)}{dt} = \frac{d(K_1 e^{-\frac{t-t_0}{\tau}} + K_2)}{dt} = -\frac{K_1}{\tau} e^{-\frac{t-t_0}{\tau}}$$

i u trenutku  $t=t_0$

$$\left. \frac{du_o(t)}{dt} \right|_{t=t_0} = -\frac{K_1}{\tau}$$

Digitalna elektronika 1 - 2021/22

47

47

Sve u svemu

$$K_1 + K_2 = U_0$$

$$\frac{U - U_o}{\tau} = -\frac{K_1}{\tau}$$

pa je

$$K_1 = -(U - U_0) \quad i \quad K_2 = U$$


odnosno rešenje za izlazni napon je

$$u_o(t) = -(U - U_0)e^{-\frac{t-t_0}{\tau}} + U \quad t \geq t_0$$

i dosta često se piše u sledećem obliku

$$u_o(t) = (U - U_0)(1 - e^{-\frac{t-t_0}{\tau}}) + U_0 \quad t \geq t_0$$





Gledajući izraz za izlazni napon, vidimo da vrednost teži ka konačnoj vrednosti  $U$ , i dostiže je tek u tački  $t=\infty$ , kada se i završava prelazni proces. Za praktične slučajevе a i za crtanje, ovo nam baš i nije zgodno.

Zbog toga se u praksi smatra da se prelazni proces završava posle vremena  $5\tau$ , kada se dostiže 99.3% promene.



Isto tako zanimljivo je videti koliko je trajanje usponske (simetrično je i za silaznu) ivicu prouzrokovano ovom kapacitivnošću

$$u_o(t_1) = 10\% (U - U_0) + U_0 = (U - U_0)(1 - e^{-\frac{t_1-t_0}{\tau}}) + U_0$$

$$u_o(t_2) = 90\% (U - U_0) + U_0 = (U - U_0)(1 - e^{-\frac{t_2-t_0}{\tau}}) + U_0$$

$$t_1 = t_0 - \tau \ln(0.9)$$

$$t_2 = t_0 - \tau \ln(0.1)$$

$$t_2 - t_1 = t_r = \tau \ln(9) \approx 2.2\tau$$

odnosno vreme uspona, pada, u slučaju jednog akumulativnog elementa (videćemo da to važi i za induktivnosti) je  $2.2\tau$ .

Na sličan način možemo proučiti i kašnjenje

$$u_o(t_1) = 50\% (U - U_0) + U_0 = (U - U_0)(1 - e^{-\frac{t_1-t_0}{\tau}}) + U_0$$

$$t_1 = t_0 - \tau \ln(0.5)$$

$$t_1 - t_0 = t_p = \tau \ln(2) \approx 0.69\tau$$

Odnosno kašnjenje (simetrično za silaznu ivicu) koje unosi akumulativni element je  $\tau \ln(2)$  što je približno  $0.69\tau$ .



Dugacije viđenje - Opšte rešenje

$$u_o(t) = K_1 e^{-\frac{t-t_0}{\tau}} + K_2$$

Oznake

$\lim_{t \rightarrow \infty} u_x(t) = u_x(\infty)$  - napon u beskonačnosti,

$u_x(t_0^-)$  za  $(t_0 - t_0^-) \rightarrow 0$  - napon u trenutku neposredno pre trenutka  $t_0$ , pre dejstva promene

$u_x(t_0^+)$  za  $(t_0^+ - t_0) \rightarrow 0$  - napon u trenutku neposredno posle trenutka  $t_0$ , posle dejstva promene.

1.

$$u_o(t_0^+) = K_1 e^{-\frac{t_0^+ - t_0}{\tau}} + K_2 = K_1 + K_2$$

onda je

$$K_1 + K_2 = u_o(t_0^+)$$



Katedra za elektroniku  
prof dr Lazar Saranovac

Digitalna elektronika 1 - 2021/22

51

51

2.

$$\lim_{t \rightarrow \infty} u_o(t) = u_o(\infty)$$

$$\lim_{t \rightarrow \infty} \left( K_1 e^{-\frac{t-t_0}{\tau}} + K_2 \right) = K_2$$

onda je

$$K_2 = u_o(\infty)$$

pa je i

$$K_1 = u_o(t_0^+) - u_o(\infty)$$

Rešenje diferencijalne jednačine je

$$u_o(t) = u_o(\infty) + (u_o(t_0^+) - u_o(\infty)) e^{-\frac{t-t_0}{\tau}} \quad \text{za } t \geq t_0$$



Katedra za elektroniku  
prof dr Lazar Saranovac

Digitalna elektronika 1 - 2021/22

52

52

26

$$p(t) = p(\infty) + (p(t_0^+) - p(\infty))e^{-\frac{t-t_0}{\tau}} \quad za \quad t \geq t_0$$

Znači nećemo pisati i rešavati diferencijalne jednačine. Krenućemo od gotovog rešenja. Na nama je samo da odredimo

$$\tau \quad p(t_0^+) \quad p(\infty)$$

1.  $\tau$

Određujemo kao proizvod C i otpornosti koju vidi taj kondenzator tako što sve nezavisne naponske izvore kratko spojimo, nezavisne strujne izvore uklonimo iz kola, ostavimo otvorene veze, pri čemu zavisni izvori ostaju.

2.  $p(t_0^+)$

Određujemo na osnovu saznanja da je u pitanju realno kolo i da napon na kondenzatoru ne može trenutno da se promeni.

$$u_c(t_0^+) = u_c(t_0^-)$$



3.  $p(\infty)$

Određujemo na osnovu saznanja da su u beskonačnosti završeni prelazni procesi odnosno da nema promene napona na kondenzatoru. A uslov da nema promene napona na kondenzatoru je  $i_c(\infty) = 0$  i zamenjujemo u gotovo rešenje

$$p(t) = p(\infty) + (p(t_0^+) - p(\infty))e^{-\frac{t-t_0}{\tau}} \quad za \quad t \geq t_0$$



Kolo koje smo posmatrali naziva se **integratorom**



dok se uticaj kola na tok signala, odnosno izlazni signal naziva se integratorskim efektom.

Izlazni signal liči da je integral u vremenu ulaznog signala. Kapacitivnost je paralelno u odnosu na tok signala.

$$\text{Približno izvođenje} \quad u_c(t) \approx \frac{1}{C} \int i_c(t) dt$$

$$\text{Pošto je na početku pojave} \quad i_c(t) \approx \frac{u_i(t)}{R}$$

Onda je

$$u_o(t) = u_c(t) \approx \frac{1}{RC} \int u_i(t) dt$$



**Diferencijator**

1.  $\tau = C * R$

2.  $u_o(t_0^+)$

Kako je izlazni napon istovremeno i napon na otporniku za koji važi

$$u_o(t_0^+) = u_R(t_0^+) = u_i(t_0^+) - u_c(t_0^+)$$

to je  $u_o(t_0^+) = U - u_c(t_0^+)$

Napon na kondenzatoru ne može trenutno da se promeni  $u_c(t_0^+) = u_c(t_0^-)$

Kako smatramo da su pre trenutka  $t_0$  završeni svi prethodni prelazni procesi

$$i_C(t_0^-) = 0 = i_R(t_0^-)$$

$$u_c(t_0^-) = u_i(t_0^-) - u_R(t_0^-) = u_i(t_0^-) - Ri_R(t_0^-) = U_0 - 0 = U_0$$

pa je

$$u_o(t_0^+) = U - U_0$$



Katedra za elektroniku  
prof dr Lazar Saranovac

Digitalna elektronika 1 - 2021/22

55

3.  $u_o(\infty)$

Kada se završe svi prelazni procesi  $i_c(\infty) = 0$ , što je istovremeno i struja kroz otpornik, pa je napon na otporniku u beskonačnosti jednak nuli

$$u_o(\infty) = u_R(\infty) = Ri_R(\infty) = Ri_C(\infty) = 0$$

Izraz za izlazni napon je

$$u_o(t) = (U - U_o)e^{-\frac{t-t_0}{\tau}} \quad za \quad t \geq t_0$$

$i_R(t) = i_C(t) = C \frac{du_C(t)}{dt}$

$$u_C(t) = u_i(t) - u_R(t) = u_i(t) - Ri_R(t)$$

$$i_R(t) = C \frac{du_i(t)}{dt} - RC \frac{di_R(t)}{dt}$$

$$i_R(t) \approx C \frac{du_i(t)}{dt}$$

$$u_i(t) = u_R(t) = Ri_R(t) \approx RC \frac{du_i(t)}{dt}$$





Katedra za elektroniku  
prof dr Lazar Saranovac


Digitalna elektronika 1 - 2021/22

56

Čemu sve ovo



Standardna situacija



$$1. \tau = C * R$$

$$2. u_o(t_1^+)$$

Kako je izlazni napon istovremeno i napon na kondenzatoru važi

$$u_o(t_1^+) = u_c(t_1^+) = u_c(t_1^-)$$

to je

$$u_o(t_1^+) = V_{OL}$$

$$3. u_o(\infty)$$

Kada se završe svi prelazni procesi  $i_c(\infty) = 0 = i_r(\infty)$ . Kako je u beskonačnosti napon na ulazu  $V_{OL}$  i struja kroz otpornik jednaka nuli

$$u_o(\infty) = u_i(\infty) - R i_R(\infty) = V_{OL}$$

$$u_o(t) = u_o(\infty) + (u_o(t_0^+) - u_o(\infty))e^{-\frac{t-t_1}{\tau}} \quad \text{za } t \geq t_1$$

$$u_o(t) = V_{OL} + (V_{OL} - V_{OL})e^{-\frac{t-t_1}{\tau}} = V_{OL} \quad \text{za } t \geq t_1$$

?????????????




1. način

$$u_{o1}(t) = V_{OL} \quad \text{za } t < t_1$$

$$u_{o1}(t) = V_{OH} + (V_{OL} - V_{OH})e^{-\frac{t-t_1}{\tau}} \quad \text{za } t \geq t_1$$

Na sličan način možemo naći i odziv na pobudu  $u_2(t)$ :



Superpozicijom

$$u_{o1}(t) = V_{OL} \quad \text{za } t < t_1$$

$$u_{o1}(t) = V_{OH} + (V_{OL} - V_{OH})e^{-\frac{t-t_1}{\tau}} \quad \text{za } t_2 \geq t \geq t_1$$

za  $t \geq t_2$

$$u_o(t) = u_{o1}(t) + u_{o2}(t) = V_{OH} + (V_{OL} - V_{OH})e^{-\frac{t-t_1}{\tau}} + (V_{OH} - V_{OL})(e^{-\frac{t-t_2}{\tau}} - 1)$$


$$u_o(t) = V_{OH} - (V_{OH} + V_{OL}) + (V_{OH} - V_{OL})(e^{-\frac{t-t_2}{\tau}} - e^{-\frac{t-t_1}{\tau}})$$

$$u_o(t) = V_{OL} + \left( (V_{OH} - V_{OL})(1 - e^{-\frac{t-t_1}{\tau}}) \right) e^{-\frac{t-t_2}{\tau}}$$



Digresija

Izveli  $u_o^0(t) = U + (U_0 - U)e^{-\frac{t-t_0}{\tau}}$   $t \geq t_0$



$$u_o^0(t_1) = U + (U_0 - U)e^{-\frac{t_1-t_0}{\tau}} = U_1$$

Važi i  $u_o^1(t) = U + (U_1 - U)e^{-\frac{t-t_1}{\tau}}$   $t \geq t_1$

$$u_o^1(t) = U + \left( U + (U_0 - U)e^{-\frac{t_1-t_0}{\tau}} - U \right) e^{-\frac{t-t_1}{\tau}} \quad t \geq t_1$$

$$u_o^1(t) = U + \left( (U_0 - U)e^{-\frac{t_1-t_0}{\tau}} \right) e^{-\frac{t-t_1}{\tau}} \quad t \geq t_1$$

$$u_o^1(t) = U + (U_0 - U)e^{-\frac{t-t_0}{\tau}} \quad t \geq t_1$$

Znači, ništa nismo pogrešili

$$u_o^1(t) = u_o^0(t) \quad t \geq t_1$$

i s punim pravom smemo da izraz ostavimo u formi kako smo ga i našli

$$u_o^1(t) = U + (U_1 - U)e^{-\frac{t-t_1}{\tau}} \quad t \geq t_1$$



2. način

$$u_o(t) = V_{OL} \quad \text{za } t < t_1$$

$$u_o(t) = V_{OH} + (V_{OL} - V_{OH})e^{-\frac{t-t_1}{\tau}} \quad \text{za } t_1 \geq t \geq t_2$$

U trenutku  $t_2$  nastupa druga, drugačija, pobuda. Znači opšte rešenje jeste

$$u_o(t) = u_o(\infty) + (u_o(t_2^+) - u_o(\infty))e^{-\frac{t-t_2}{\tau}} \quad \text{za } t \geq t_2$$

$$u_o(t_2^+) = u_c(t_2^+) = u_c(t_2^-) = u_o(t_2^-)$$

$$u_o(t_2^-) = V_{OH} + (V_{OL} - V_{OH})e^{-\frac{t_2-t_1}{\tau}}$$

$$u_o(\infty) = u_i(\infty) - Ri_R(\infty) = V_{OL}$$

I na kraju


$$\text{za } t \geq t_2$$

$$u_o(t) = V_{OL} + \left( V_{OH} + (V_{OL} - V_{OH})e^{-\frac{t_2-t_1}{\tau}} - V_{OL} \right) e^{-\frac{t-t_2}{\tau}}$$


$$u_o(t) = V_{OL} + \left( (V_{OH} - V_{OL})(1 - e^{-\frac{t_2-t_1}{\tau}}) \right) e^{-\frac{t-t_2}{\tau}}$$



### Različite situacije



Često pogrešno razmišljanje




Signal na izlazu će biti isti samo zakašnjen?

Dolazi do promene izlaznog signala, trajanja, a vrlo verovatno se neće ni pojaviti



## Diferencijator



Katedra za elektroniku  
prof dr Lazar Saranovac


Digitalna elektronika 1 - 2021/22

63

63

## Induktivnost

$$u_L(t) = L \frac{di_L(t)}{dt}$$



Da bi se struja kroz induktivnost promenila potreban je beskonačno veliki napon,

Ako postoji napon na kalemu biće i promene struje kroz njega.

Isto kao i u slučaju kapacitivnosti. Ako je vreme pre trenutka promene dovoljno dugo trajalo (beskonačno), kolo će ući u stacionarno stanje u kome nema više promena i karakterisano je

$$u_L(t) = 0, \quad i_L(t) = \text{const}$$



Katedra za elektroniku  
prof dr Lazar Saranovac

Digitalna elektronika 1 - 2021/22

64

64

$$p(t) = p(\infty) + (p(t_0^+) - p(\infty))e^{-\frac{t-t_0}{\tau}} \quad \text{za } t \geq t_0$$

1.  $\tau$

Određujemo kao proizvod L i provodnosti koju vidi ta induktivnost tako što sve nezavisne naponske izvore kratko spojimo, nezavisne strujne izvore uklonimo iz kola, ostavimo otvorene veze, pri čemu zavisni izvori ostaju.

$$2. p(t_0^+)$$

Određujemo na osnovu saznanja da je u pitanju realno kolo i da struja kroz induktivnost ne može trenutno da se promeni.

$$i_L(t_0^+) = i_L(t_0^-)$$

$$3. p(\infty)$$

Određujemo na osnovu saznanja da su u beskonačnosti završeni prelazni procesi odnosno da nema promene stuje kroz induktivnost. A uslov da nema promene struje kroz induktivnost je

$$u_L(\infty) = 0$$



$$\tau = L * G = L * \frac{1}{R} = \frac{L}{R}$$

$$u_0(t_0^+) = u_R(t_0^+) = R i_R(t_0^+) = R i_L(t_0^+) = R i_L(t_0^-)$$

Ako je, kao što smo pretpostavili, kolo pre trenutka  $t_0$  ušlo u stacionarno stanje

$$u_L(t_0^-) = 0$$

$$i_L(t_0^-) = i_R(t_0^-) = \frac{u_i(t_0^-) - u_L(t_0^-)}{R} = \frac{V_{OL} - 0}{R} = \frac{V_{OL}}{R}$$

$$u_0(t_0^+) = R i_L(t_0^-) = V_{OL}$$

$$u_0(\infty) = u_i(\infty) - u_L(\infty) = V_{OH} - 0 = V_{OH}$$

Zamenom dobijamo


$$u_o(t) = V_{OH} + (V_{OL} - V_{OH})e^{-\frac{t-t_0}{\tau}} \quad t \geq t_0$$

**Integrator**

L **redno** u odnosu na tok signala



### Kompenzovani razdelnik napona



$$u_o(t_0^+) = \frac{C_1}{C_1 + C_2} u_i(t_0^+)$$

$$u_o(\infty) = \frac{R_2}{R_1 + R_2} u_i(\infty)$$

$$u_i(\infty) = u_i(t_0^+)$$

Uslov da nema integratorskog efekta jeste

$$u_o(\infty) = u_o(t_0^+)$$

odnosno

$$\frac{C_1}{C_1 + C_2} u_i(t_0^+) = \frac{R_2}{R_1 + R_2} u_i(\infty)$$

$$C_1 R_1 = C_2 R_2$$

